高级堆叠封装集成高级培训班
2016-02-01 15:12:34   来源：麦姆斯咨询   评论：0   点击：

为贯彻落实《国家集成电路产业发展推进纲要》，推进工业和信息化部“软件和集成电路人才培养计划”的实施，培养一批掌握核心关键技术，处于世界前沿水平的中青年专家和技术骨干，推动我国集成电路领域共性、关键性核心技术的整体突破,工业和信息化部人才交流中心和比利时微电子研究中心IMEC定于2016年3月17日-19日在无锡共同举办“高级堆叠封装集成高级培训班”，邀请国际著名封装专家、美国Altera公司封装技术研发中心主任John Y. Xie博士授课。

此次高级精选课程将提供有关先进封装和集成解决方案的广泛而深入的讨论。讨论范围从3D到2.5D，然后从2.5D到2.1D，并最终到more than 2D的范畴。本课程还将讨论产业生态系统的发展现状，行业中世界顶级领跑者的技术和产品开发方法和发展现状，同时也将讲解适用于中国制造商和中国终端市场的技术。

一、主办单位
工业和信息化部人才交流中心
比利时微电子研究中心（IMEC）

二、协办单位
东南大学-无锡集成电路技术研究所
国家集成电路封测产业链技术创新战略联盟
江苏省集成电路产业技术创新战略联盟
江苏省半导体行业协会
中国半导体行业协会集成电路分会
麦姆斯咨询

三、参加对象

本课程可面向工业界（包括IC代工厂，封装和组装厂，以及半导体设备制造商）、科研机构和大学、VC投资者和政府机构的企业高管、政府官员、技术或业务经理、各级工程师、研究员和教授。课程采用英文PPT、中文授课。

四、培训安排

培训时间：2016年3月17日-19日（3天）

3月16日报到

培训地点：东南大学(无锡分校)，江苏省无锡市新区菱湖大道99号

日程安排：
3月16日下午15:00-17:00报到
3月17日上午8:30举行开班仪式
3月19日下午17:00举行结业仪式
其余为上课时间：上午9:00-12:00
下午14:00-17:30

培训班结束后，将颁发工业和信息化部人才交流中心和比利时微电子研究中心（IMEC）共同证书，参加培训者可推荐参加国家“软件和集成电路人才培养计划”评选。

五、报名方式

请各单位收到通知后，积极选派人员参加。报名截止日期为2016年3月15日，采用以下方式报名：

填写报名回执表并发送电子版至邮箱（WangYi@MEMSConsulting.com），回执表文件名和邮件题目格式为：报名高级堆叠封装集成高级培训班+单位名称+人数。

麦姆斯咨询
联系人：王懿
电话：18217468860
邮箱：WangYi@MEMSConsulting.com

六、课程介绍

This class will discuss semiconductor industry faced Moore’s law challenge today, the rising cost of silicon scaling, the system integration challenge and advanced memory need. It will provide the insides of 3DIC and advanced stacked die packaging and integration technologies.It will discuss a full suite of tiered advanced stacked die packaging integration technology varieties ranging from density, cost, configuration and form factors. It will include, e.g., 3D IC stacking techniques; 2.5D stacking solution using silicon interposer with TSV; 2.5D stacking with silicon bridge without TSV; 2.5D- stacking using organic interposer; 2.1D stacking using high or ultra-high density organic technology; 2.1D+ high density and cost effective stacking technology using wafer level fanout technology; 2.1D- panel level fanout low cost multi-die small form factor packaging; F2F (3D-) high density and low cost stacking solution; Glass interposer and its application potential, etc. The latest industry ecosystem development status and key player’s technology innovations will also be discussed. Advanced co-design and co-architecture concept, SIPI considerations and EDA tool status will also be touched.

本课程将讨论当今半导体产业面临的摩尔定律的挑战、硅缩放的成本上升，系统集成挑战和高级的内存需求。它将提供3D IC及高级堆叠封装和集成技术的深度知识学习。它将讨论完整的分层高级堆叠封装集成技术的知识体系，范围涵盖密度，成本，结构和形状因数，包括有3D集成电路堆叠技术；采用硅中介层与TSV的2.5D堆叠解决方案; 2.5D堆叠与不使用TSV的硅桥；使用硅插技术的2.5D-堆叠；使用高或超高密度的有机技术的2.1D堆叠; 采用晶圆级扇出技术的2.1D +高密度和高性价比的堆叠技术； 2.1D-板级扇出低成本的多晶片小外形封装； F2F（3D-）高密度和低成本堆叠方案；玻璃中介层及其应用潜力等等。课程还将讨论到产业生态系统的发展现状和行业领跑者的技术创新，同样还将涉及高级协同设计与架构的概念，SIPI注意事项和EDA工具发展现状。

七、专家简介

谢苑林博士（Dr. John Yuanlin Xie）

封装技术研发中心主任

Altera公司，现为Intel的一部分

谢博士已在Altera公司工作17年，是Altera封装技术研发团队的负责人。他的职责包括研发互连和封装技术，开发和引进新产品，实施2.5D/3DIC集成设计和制造，开发战略供应链和战略客户接洽。谢博士任职于Altera公司的17年中，他带领完成Altera的首例倒装芯片BGA试验和产品发布。他建立了Altera的首个功能齐全的封装设计工程团队。该团队在他的管理下，成为一个世界级的团队。他首次成功将IC-PKG协同设计从概念成为现实。之后他还建立了Altera的首个跨太平洋全覆盖封装研发组织。 Altera公司总部位于加州圣何塞市，自从1984年发明了世界上首个可重编程逻辑器件， Altera一直致力于为客户提供业界领先的定制逻辑解决方案。目前 Altera在20个国家拥有3000多名员工，正为客户提供更为精妙的定制逻辑解决方案，其中包括的FPGA，SoCs，CPLDs和电源管理产品。Altera公司目前为英特尔公司的一部分。

加入Altera之前，谢博士在Prolinx Labs.（位于加州圣何塞）担任了5年的技术开发经理。Prolinx Labs引领高级感光绝缘技术和MfVia技术的研发。Prolinx Labs发明了Micro-filled Via (MfVia)技术，Viper Ball Grid Array（ViperBGA）衬底，和便于BGA衬底设计的软件。Prolinx Labs还开发了 Copper-Core Ball Grid Array（C2BGA），这是一种耐热增强型 Plastic Ball Grid Array （PBGA），用于制造多管脚BGA封装。在Prolinx Labs，谢博士研制了专有的MfVia导电油墨和高分辨率的感光绝缘体，可实施于高密度衬底应用。他曾是制造工艺集成团队的负责人，并带领技术转移团队进行向台湾代工厂的技术转移。

近年来，正当全球都在努力推动超越摩尔定律，谢博士富有远见地倡导层次化和多元化的晶片堆叠集成技术。他致力于发展高密度和成本节约型3D和2.XD晶片堆叠基础技术解决方案，以克服短期，中期和长期的技术和成本壁垒以及满足广泛的带宽和系统集成要求。由此，他被公认为推动半导体产业路线图的领导者。

谢博士毕业于北京大学物理系，并获得中科院物理研究所的物理学博士学位，随后在加州大学伯克利分校的物理系和劳伦斯伯克利实验室获得博士后学位。他的研究兴趣涵盖使用III-V族半导体量子阱的全光开关器件和有非线性光学相互作用的表面科学。

自2011年起，谢博士是MEPTEC顾问委员会成员（www.meptec.org）; CSTIC封装和组装委员会成员; IEEE会员、CPMT会员，IMAPS会员，GSA会员，等等。他还担任National Consul主席，Chinese Institute of Engineers USA主席（www.cie-usa.org）以及美国一所已有98年历史的中国工程协会主席，和CIE旧金山分会（www.cie-sf.org）的主席和董事长。

谢博士拥有30篇已发表专利，以及50余篇学术和技术出版物。